当該コーナーは米国アルテラ社のPLD開発ツール　Quatus II を使って簡単な 論理合成を行い、FPGAのフィッティングまで行います。 用意するもの 結線 ソフトの起動 新規プロジェクトを立ち上げる ソースを書く ３つのモード コンパイルモード デバイスの指定 ソースのコンパイル ピンを割り当てる デバイスへのダウンロード シュミレートモード タイミング・ファイルの生成 シュミレーション時間の設定 シュミレーションを行う 上野先生のページで紹介されている 評価版の verilog 処理系とサンプルソース の中から、minicpuソースをQuartusでも動作するように書き換えました。参考になると思いますので アップロードしておきます。 download minicpu quartus 簡単な説明 免責事項 以上で解説したQuartusのもて遊び方、並びにサンプルソースについて 私的利用については自由にして頂いて構いません。改変したものを公開する事も可能です。 また連絡も必要ありません。 ただし、minicpuソースに関しては複数の人間が絡んでいる為、商用利用は避けて下さい。 ここで公開されている物を使う事によって生じた障害、損害などについては一切保証できません 以上です。 TOP　(2002.03.28)